

## 研究室訪問記 2010 年度 矢崎学術賞 功績賞

訪問日 2016 年 8 月 31 日

大阪大学 大学院工学研究科 生命先端工学専攻 物質生命工学コース 渡部 平司 教授

研究題名：超低消費電力 MOSFET 用メタルゲート電極形成技術の確立

### 大阪大学・渡部平司先生を訪ねて

先生は 2004 年度に一般研究助成を受けられ、2010 年度に助成研究内容で学術賞を受賞されました。当日は今までの研究経歴、財団との関わり、今後の研究の展望、産業界の関わりなど、開発秘話なども含めて示唆に富むお話をうかがうことができました。

先生の研究は半導体デバイスです。大学卒業後、筑波に新しくできた NEC の基礎研究所に入り、カーボンナノチューブ(CNT)で著名な飯島先生が同じグループにいたそうです。そこで論文博士をとった後、1994 年に原子一個を操作する原子分子極限操作技術の研究開発プロジェクト（アトムテクノロジー研究体）で産総研に出向しました。このときの主な研究成果が、シリコン表面の酸化反応が原子層単位で整然と進行することを、Si/SiO<sub>2</sub> の界面が観察できる走査反射電子顕微鏡を開発して実証したことです。それにより、8 インチウエハの全面で SiO<sub>2</sub> の 10 数 Å の膜厚が極めて均一になることを実証し、従来の懸念を払拭しました。1998 年に NEC に戻りましたが、当時半導体も厳しい状況になり、基礎研究から量産技術も担うことになったそうです。パソコンや携帯電話などの消費電力が増大し、ブレークスルーできる技術が求められたようです。そこで数 nm 厚の SiO<sub>2</sub> 層に、原子レベルで 2~3 層のハフニウム(Hf)を堆積し、熱処理するだけの簡単なプロセスを開発し、高誘電率 (High- k) 絶縁膜を使ったトランジスタ開発に貢献したとのこと。大学には 2004 年に戻り、研究資金の苦しいとき財団から助成を受けられ、2 年後に教授に昇任して研究室を持ったとのこと。2011 年に日本学士院学術奨励賞を受賞され、その贈呈式の丁度一週間後に財団の学術賞の贈呈式があり、その翌日に東北大震災があり、記憶に残る日々だったそうです。2007 年~2013 年に完全ダウンフロー方式のクラス 1 の最先端クリーンルームを持つ工学研究科附属超精密科学研究センターの施設長も兼務され、現在大学の副理事もされています。

研究内容は、半導体の表面とか界面科学を基軸とした次世代エレクトロニクスで、昔はナノエレクトロニクス、最近ではパワーエレクトロニクスだそうです。現在は、Si 系の情報端末、Si 系のパワーデバイスに依存していますが、Si の物性限界が近づき、新しい材料が求められています。Si 系に関しては、トランジスタの集積度の経年変化をみると、ムーアの法則で 2 年毎に集積度が倍になり、1 チップに何十億個のトランジスタが入っています。一方、半導体デバイスの消費電力が急激に増大し、低消費電力化技術の研究開発が不可欠となっていました。そこでインテルは、SiO<sub>2</sub> の物性限界を打ち破るため、金属電極と High- k 絶縁膜の複合化技術を開発し、世界で初めて Metal/High-k デバイスを実用化しました。しかし、High-k 絶縁膜に限定すると、NEC はインテルに先駆けて実用化に成功しており、微量の金属元素を添加した“ちょこっと High-k 技術”に先生の研究開発で得られた知見が生かされているそうです。大学で財団から助成を受けた時は、この Si-LSI の研究が最盛期で、現在もテーマの一つとして Si-LSI の高性能化に産学連携で取り組んでいます。他に CMOS デバイスでは、ポストシリコンテクノロジー

ということで高移動度 Ge デバイスに取り組んでいます。Ge は古い材料ですが、本当は Si より高性能です。また、さらなる将来に向けて、InGaAs などの III-V 属化合物半導体も研究しています。二つ目の大きなテーマは、Ge などの IV 属半導体を使った光学デバイス・センシングデバイスの研究です。Ge は引っ張り歪を掛けると、光デバイス応用に有利な直接遷移半導体としての性質があらわれます。三つ目はパワーデバイスで、Si-CMOS の知見を生かして、内閣府のプログラムで、SiC や GaN の MOS 型パワーデバイスを企業と共同研究しています。


Si-LSI の絶縁膜は膜厚が十数 Å になると、リーク電流が急激に増大し、消費電力が鰻登りになりますので、High-k 絶縁膜材料が必要になります。誘電率が倍だったら膜厚を倍にしても仮想的な電気膜厚は同じになりますので、トランジスタの性能を落とさずにリーク電流を下げられます。そこで先生は大学に移った後、企業と共同で、前述の固相界面反応により、HfSiO<sub>2</sub>/ SiO<sub>2</sub> の High-k 材料と TiN 金属電極を組み合わせた真空一貫プロセスを開発しました。その後、この研究は Ge-LSI に進展しました。Ge は Si に比し、電子も正孔もその移動度が 3~4 倍大きく、同じ形状、同じ絶縁膜でデバイスを作れば、ただそれだけで性能が 3~4 倍向上します。しかし今まで、Ge の上に綺麗な絶縁膜を作り、界面を綺麗にする MOS 技術がありませんでした。Ge のもう一つの利点は、Si は間接遷移と直接遷移のバンドギャップ差が非常に大きいのに対して、Ge はその差が小さく、引っ張り歪を掛けるとか、Sn を少し添加すると、直接遷移になることです。すなわち Ge はフォトニクス材料にもなるわけで、バンド構造変調で波長帯域が長波長域(1625nm)まで広がり、光通信に適合します。LSI はトランジスタの上に、8~10 層の配線層を作りますが、トランジスタが小さくなってくると、金属配線の間隔が狭くなり、絶縁体を挟んでコンデンサを形成し、信号遅延が起こります。もし Ge で光学系ができればチップ内を光配線にした光電子ハイブリッドデバイスができます。研究室では Ge トランジスタを作り、得意技の絶縁膜の設計により、SiO<sub>2</sub> 膜厚換算で 14 Å の Ge の酸窒化膜(GeON)をゲート絶縁膜として有したトランジスタを開発、正孔移動度では Si の理論限界の 2.5 倍に、電子移動度では Si の同程度以上を得ており、十分優位性があるとのこと。今までは Ge ウエハ上に作製した Ge トランジスタですが、Ge ウエハは割れやすいことから、Si とか石英基板上に種付けの領域を作って、単結晶 Ge を横方向に液相エピタキシャル成長させる独自のプロセス(LLPE 法)を開発しました。非晶質の Ge をワイヤ状に加工して SiO<sub>2</sub> のキャップをして、これを Ge の融点以上に急速加熱し Ge 溶かし、Si との境界に Ge と Si の混晶を形成させます。これが冷えると横方向に瞬間的に、転位もなく、方位も揃った Ge の単結晶が成長します。この方法のもう一つのメリットは、Ge と Si の熱膨張係数の差から、冷却時に Ge の方が収縮しますが、Si などに抑えられて収縮できず、自動的に引っ張り歪が残った状態となる好都合なプロセスです。この方法で、基板に絶縁体を使った GOI (Ge-on-Insulator) バックゲート型トランジスタを作製した所、正孔移動度は Si (SOI) の 1.8 倍になりました。石英基板では熱膨張差が更に開き、歪がもっと残ります。更に、このフォトニックデバイス用直接遷移型 IV 族半導体をエネルギーバンド構造で説明いただきました。Ge のデメリットは、少しバンドギャップが狭いので、熱雑音があることです。これも色々制御でき、薄くして量子閉じ込めにより、何とか使えるようです。

三つ目の大きなテーマはパワーデバイスです。Si のバンドギャップは 1.12eV ですが、SiC は 3 倍位大きく、更に放熱特性が良いことです。電流の ON、OFF を MOSFET で行うとき、鍵はこの絶縁膜で、ここをきっちり作らないといけません。SiC は絶縁破壊電界強度が Si より 10 倍程度大きいので、ドリフト

層の厚さを 1/10 にでき、ON 抵抗を小さくできることです。SiC を 1200~1300°C で酸化すると、炭素が CO の形で抜けて、SiO<sub>2</sub> 膜が SiC の上にできます。最初は皆それを喜びましたが、でもさすがに Si 上の SiO<sub>2</sub> 絶縁膜とは異なり、SiC は炭素を追い出す作業があるので、SiC との界面に炭素が残り、その界面特性が不十分という課題があります。この界面が悪いと電子の走行速度が落ち、ドリフト層自体の抵抗は下がりますが、オン時の抵抗が Si より大きくなります。また、SiO<sub>2</sub>/SiC 界面に電気的な欠陥が存在すると、ここに電子がトラップされてトランジスタの閾値電圧（ON する電圧）がふらつくことになり、それは例えば自動車に乗っている最中に ON する閾値が変わってしまい許されないことです。従ってこの設計が最も重要です。そこで、SiC の上に数 nm の薄い SiO<sub>2</sub> 膜を付けた上に、絶縁膜を堆積した構造を提案しました。その一つが産学連携による窒素添加アルミナ（AION）の開発で、トレンチ型高性能 SiC-MOSFET を試作、絶縁耐圧 1.5 倍、リーク電流 90% 低減を実現しています。ここ 2 年位は GaN にかなり力を入れていますが、SiC より GaN の方がバンドギャップは広く、絶縁破壊電界強度も GaN の方が大きいです。GaN は LED 材料では成功していますが、電子デバイスの要求に応えるには結晶欠陥が多く、まだまだ基板技術で SiC に一日の長があるようです。理想的なものができること、GaN は二次元電子ガス状態ができますので、高周波・高出力動作が期待されています。

MOS の専門家だけあり、基礎研究から応用研究、設計・開発、プロセス開発、量産一歩手前まで持っていく姿勢に企業から頼りにされていることを実感した訪問でした。

(2016年8月31日、技術参与・飯塚)




右から2人目が渡部先生(クラス1のクリーンルームの前で)



高移動度Ge半導体を用いた高性能・低消費電力集積回路の実現

	E <sub>g</sub> [eV]	μ <sub>n</sub> [cm <sup>2</sup> /Vs]	μ <sub>p</sub> [cm <sup>2</sup> /Vs]
Si	1.11	1300	500
Ge	0.69	3900	1900

- > プラズマ窒化GeON絶縁膜と金属電極の界面反応制御により超薄Ge-MOS構造を実現
- > 高移動度Ge-CMOSデバイスの動作実証に成功




SiO<sub>2</sub>換算膜厚: ↑1.4nm




高移動度Ge-CMOSデバイス

阪大・京大・TEL・ローム


トレンチ型トランジスタ



単位面積あたりの電流大



- > 新規High-k絶縁膜材料(AION) 作製技術を構築
- > 産学連携研究によりトレンチ型高性能 SiC-MOSFETを試作 (絶縁耐圧1.5倍、リーク電流90%減)



SiCパワーデバイス産学連携協力